Manual de VHDL : síntesis lógica para PLDs /
Tallennettuna:
| Päätekijä: | García Zubía, Javier (Tekijä) |
|---|---|
| Aineistotyyppi: | Elektroninen E-kirja |
| Kieli: | espanja |
| Julkaistu: |
Bilbao :
Universidad de Deusto,
2005.
|
| Painos: | Segunda edición revisada y ampliada. |
| Sarja: | Ingeniería (Universidad de Deusto) ;
no. 3. |
| Aiheet: | |
| Linkit: | Digitalia Hispánica |
| Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Samankaltaisia teoksia
-
Manual de VHDL síntesis lógica para PLDs /
Tekijä: García Zubía, Javier
Julkaistu: (2005) -
Lenguaje de descripción de hardware (VHDL) /
Tekijä: Álvarez Ariza, Jonathan
Julkaistu: (2018) -
Programación de sistemas digitales con VHDL /
Tekijä: Maxinez, David G.
Julkaistu: (2014) -
Diseño de Sistemas Digitales con VHDL
Tekijä: Pérez López, Serafín Alfonso
Julkaistu: (2002) - VHDL optimized model of a multiplier in finite fields