VHDL optimized model of a multiplier in finite fields - Sandoval-Ruiz Cecilia; Pontificia Universidad Javeriana
Este artc̕ulo presenta el modelo de un multiplicador en campos finito GF, estudiando la arquitectura generalizada del componente LFSR (registros desplazamientos con realimentacin̤ lineal), esto con el props̤ito de generar una descripcin̤ concurrente. Se han aplicado conceptos de anl̀isis estructural, descripcin̤ de componentes parametrizados, tratamiento matemt̀ico de seąles. Mťodo: EL diseǫ se realiz ̤a travš de la tabulacin̤ de los třminos en funcin̤ de las variables tiempo y posicin̤ en el circuito, del componente de reduccin̤ modular, creando as ̕una matriz de operaciones combinacionales, este modelo fue descrito en VHDL, para las pruebas de comportamiento y optimizacin̤ del hardware. Resultados: La investigacin̤ permiti ̤establecer las ecuaciones para la implementacin̤ del modelo en VHDL, en su expresin̤ genřica con el operador "concatenacin̤, para la configuracin̤ de hardware, se estim ̤el consumo de recursos hardware, a nivel de operadores lg̤icos, obteniňdose una propuesta eficiente. As ̕mismo, se obtiene un 7.89% de ahorro del consumo de potencia asociada a la seąl en el diseǫ del multiplicador, con la tčnica de optimizacin̤ propuesta. Conclusiones: El modelo desarrollado simplifica la descripcin̤ de circuitos paralelos, de alta eficiencia desde un enfoque de modelado matemt̀ico para descripcin̤ de hardware. El mťodo propuesto muestra sus aportes en materia de optimizacin̤ en el modelado eficiente de sistemas lg̤icos avanzados, el cual puede ser extrapolado a componentes ms̀ complejos.