Manual de VHDL síntesis lógica para PLDs /
Uloženo v:
| Hlavní autor: | García Zubía, Javier |
|---|---|
| Korporativní autor: | e-libro, Corp |
| Médium: | E-kniha |
| Jazyk: | španělština |
| Vydáno: |
Bilbao :
Universidad de Deusto,
2005.
|
| Vydání: | 2a. ed. rev. y ampl. |
| Edice: | Ingeniería
|
| Témata: | |
| On-line přístup: | https://elibro.unach.elogim.com/es/lc/unach/titulos/34027 |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Podobné jednotky
-
Programación de sistemas digitales con VHDL /
Autor: Maxinez, David G.
Vydáno: (2014) -
Manual de VHDL : síntesis lógica para PLDs /
Autor: García Zubía, Javier
Vydáno: (2005) -
Diseño de Sistemas Digitales con VHDL
Autor: Pérez López, Serafín Alfonso
Vydáno: (2002) -
Lenguaje de descripción de hardware (VHDL) /
Autor: Álvarez Ariza, Jonathan
Vydáno: (2018) -
Análisis, diseño y propuesta algorítmica para un generador de topologías IP/MPLS (GT-MPLS)
Autor: Guzmán Quintero, Yoandi
Vydáno: (2010)