Manual de VHDL síntesis lógica para PLDs /
Պահպանված է:
| Հիմնական հեղինակ: | García Zubía, Javier |
|---|---|
| Համատեղ հեղինակ: | e-libro, Corp |
| Ձևաչափ: | էլ․ գիրք |
| Լեզու: | իսպաներեն |
| Հրապարակվել է: |
Bilbao :
Universidad de Deusto,
2005.
|
| Հրատարակություն: | 2a. ed. rev. y ampl. |
| Շարք: | Ingeniería
|
| Խորագրեր: | |
| Առցանց հասանելիություն: | https://elibro.unach.elogim.com/es/lc/unach/titulos/34027 |
| Ցուցիչներ: |
Ավելացրեք ցուցիչ
Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!
|
Նմանատիպ նյութեր
-
Programación de sistemas digitales con VHDL /
: Maxinez, David G.
Հրապարակվել է: (2014) -
Manual de VHDL : síntesis lógica para PLDs /
: García Zubía, Javier
Հրապարակվել է: (2005) -
Diseño de Sistemas Digitales con VHDL
: Pérez López, Serafín Alfonso
Հրապարակվել է: (2002) -
Lenguaje de descripción de hardware (VHDL) /
: Álvarez Ariza, Jonathan
Հրապարակվել է: (2018) -
Análisis, diseño y propuesta algorítmica para un generador de topologías IP/MPLS (GT-MPLS)
: Guzmán Quintero, Yoandi
Հրապարակվել է: (2010)