Reduccin̤ del tiempo de cl̀culo de la migracin̤ ss̕mica utilizando FPGA y GPGPU, un artc̕ulo de revisin̤.
Este artc̕ulo hace una revisin̤ entorno a los esfuerzos que actualmente se estǹ realizando con el props̤ito de reducir el tiempo de cm̤puto de la MS. Nosotros introducimos los mťodos ms̀ utilizados para realizar el proceso de Migracin̤, as ̕como tambiň las dos arquitecturas computacionales que es...
Tallennettuna:
| Muut tekijät: | , , , |
|---|---|
| Aineistotyyppi: | Kirja |
| Kieli: | espanja |
| Aiheet: | |
| Linkit: | Reduccin̤ del tiempo de cl̀culo de la migracin̤ ss̕mica utilizando FPGA y GPGPU, un artc̕ulo de revisin̤. |
| Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
| Yhteenveto: | Este artc̕ulo hace una revisin̤ entorno a los esfuerzos que actualmente se estǹ realizando con el props̤ito de reducir el tiempo de cm̤puto de la MS. Nosotros introducimos los mťodos ms̀ utilizados para realizar el proceso de Migracin̤, as ̕como tambiň las dos arquitecturas computacionales que estǹ ofreciendo mejores tiempos de procesamiento. Revisamos las implementaciones ms̀ representativas de este proceso sobre estas dos tecnologa̕s y resumimos los aportes de cada una de estas investigaciones. El artc̕ulo finaliza con un anl̀isis acerca de la direccin̤ que deben tomar futuras investigaciones en esta r̀ea. |
|---|---|
| ISBN: | 2256-4314 (Versin̤ electrn̤ica); 1794-9165 (Versin̤ impresa) |