Reduccin̤ del tiempo de cl̀culo de la migracin̤ ss̕mica utilizando FPGA y GPGPU, un artc̕ulo de revisin̤.

Este artc̕ulo hace una revisin̤ entorno a los esfuerzos que actualmente se estǹ realizando con el props̤ito de reducir el tiempo de cm̤puto de la MS. Nosotros introducimos los mťodos ms̀ utilizados para realizar el proceso de Migracin̤, as ̕como tambiň las dos arquitecturas computacionales que es...

Celý popis

Uloženo v:
Podrobná bibliografie
Další autoři: Castillo Villar Javier, Fajardo Carlos, Pedraza Cšar, Universidad EAFIT
Médium: Kniha
Jazyk:španělština
Témata:
On-line přístup:Reduccin̤ del tiempo de cl̀culo de la migracin̤ ss̕mica utilizando FPGA y GPGPU, un artc̕ulo de revisin̤.
Tagy: Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!