Reduccin̤ del tiempo de cl̀culo de la migracin̤ ss̕mica utilizando FPGA y GPGPU, un artc̕ulo de revisin̤.

Este artc̕ulo hace una revisin̤ entorno a los esfuerzos que actualmente se estǹ realizando con el props̤ito de reducir el tiempo de cm̤puto de la MS. Nosotros introducimos los mťodos ms̀ utilizados para realizar el proceso de Migracin̤, as ̕como tambiň las dos arquitecturas computacionales que es...

Täydet tiedot

Tallennettuna:
Bibliografiset tiedot
Muut tekijät: Castillo Villar Javier, Fajardo Carlos, Pedraza Cšar, Universidad EAFIT
Aineistotyyppi: Kirja
Kieli:espanja
Aiheet:
Linkit:Reduccin̤ del tiempo de cl̀culo de la migracin̤ ss̕mica utilizando FPGA y GPGPU, un artc̕ulo de revisin̤.
Tagit: Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!